Microprocesseurs


Ateliers et formations



Actualités et projets aidés

  • FORMATION : RISC-V

    Du 1er au 2 octobre

    RISC-V est une architecture de jeu d’instructions qui présente l’intérêt d’être ouverte et libre. Elle est ainsi utilisée librement par l’enseignement, la recherche et l’industrie.

    Le SiFive E31 Standard Core est le cœur RISC-V le plus déployé au monde. Il est économe en énergie et offre les hautes performances nécessaires pour les applications IoT de demain.

    Cette formation explique l’architecture RISC-V et son implémentation dans le cœur SiFive E31, qui tout en étant une simple architecture 32 bits, offre des mécanismes sophistiqués (protection de la mémoire physique, interruption globales et externes et unité de débogage).

    L’environnement de développement (Microsemi LiberoSoC PolarFire v2.2, SoftConsole v5.2 et AVMPF300TS (Microsemi PolarFire-based) board) sera également expliqué afin de créer une plateforme hardware et le logiciel associé pour la programmer.

  • FORMATION : Mise en œuvre des Microcontrôleurs 16-32 bits en langage C

    Du 25 au 27 septembre 2019 Montpellier (34)

    Nous proposons une méthode rapide pour traiter une application programmée en langage C utilisant un microcontrôleur 16-32 bits dont le choix dépend de l’analyse des performances souhaitées.

  • FORMATION : RISC-V

    Du 20 au 21 juin 2019 Courbevoie (92)

    (Session initialement programmée les 14 et 15 mars)

    Cette formation a pour but de comprendre l’architecture RISC-V et l’implémentation du cœur SiFive E31. Ainsi les mécanismes sophistiqués tels que la protection de la mémoire, la gestion des interruptions globales et externes seront abordés. La mise en œuvre de l’architecture RISC-V sera réalisée en utilisant l’environnement de développement de Microsemi via les outils de développements Libero SoC PolarFire et d’intégration du logiciel.


Évenements

Aucun évènement n'est disponible à propos de cette thématique